回路解析のメリット

FAQへ戻る

APSSは階層的設計ができるCADで、他社のアルゴリズムで切り出して販売しているソフトとは大きな違いがある。光集積回路には色んな構成があるが、数少ない種類の基本デバイスを組み合わせて大規模なデバイスを構成するものがかなり多いのが現状である。図1はSOIのラティス フィルタである。


図1.7段のラティス フィルタ回路


この回路は7段のカップラをコネクタで接続した構成である。考え方によっては半円弧の6個のコネックタも基本デバイスとすることもできるが、ここでは、図2カップラのみを基本デバイスと考える。



図2.ラティス フィルタを構成するカップラ


図2に示すカップラの解析にはFDTDが必須である。しかし、図1全体を計算することと比較すれば回路規模が小さくFDTDでネックになるメモリや計算容量を劇的に減らすことができ、通常のPCで十分に取り扱える。図2の構造でSパラメータを計算し、その情報を元に図1の回路全体の応答特性を計算し、図3の結果を得る。



図3.計算の結果得られたラティス フィルタ特性


回路解析は電子デバイスでもSPICEなどでよく知られている。下位のブロックをサブサーキットとして定義し、それを繰り返し用いることで上位の大規模構成の回路を効率的に取り扱うものである。即ち、従来のFDTDのデバイス解析では、ラティス フィルタのようなデバイスは計算できても設計は困難であった。APSS回路解析はその設計に利用できるようになったことが最大の特長である。より具体的なラティス フィルタの回路解析手法については別途記す

もう一つ、実例を紹介しよう。図4は4ポートからなるリング共振器である。この構造のポート特性を求める際には通常は図4の構造を定義して波長特性をFDTDで計算する(デバイス解析)。これに対して、図5のように半分のデバイス解析を行い、その結果を用いて回路解析を行なえばメモリを節約でき、計算時間も大幅に短縮することができる



図4.リング共振器



図5.半分のデバイス解析結果からの回路解析



(a) 直接のデバイス解析結果(図4の結果)



(b) 回路解析結果(図5の結果)
図6.リング共振器の共振特性


図6は両者の計算結果の比較である。この図から両者は比較的良く一致していることがわかる。少なくとも共振点の設計など回路解析を用いてラフに設計して、絞り込んだ条件で詳細に計算する必要があればその段階で全体をFDTD解析すれば効率的に設計できることがわかる。このように、設計者にとってAPSS回路解析は有効なオプションとなっている。